Mesaj gönder

Haberler

April 28, 2021

DRAM nasıl küçülecek?

Şubat 2021'de düzenlenen SPIE Gelişmiş Litografi Konferansında, Regina Pendulum of Applied Materials, "Sürekli DRAM Ölçeklendirme için Modül Düzeyinde Malzeme Mühendisliği" başlıklı bir konuşma yaptı.Regina, konuşmasında DRAM'ın küçülmesinin yavaşladığını ve Şekil 1'de gösterildiği gibi yoğunluğu artırmaya devam etmek için yeni çözümlere ihtiyaç duyulduğunu vurguladı.

Şekil 1. DRAM düğümü ve bit yoğunluğu eğilimleri.

Girişlerine göre, DRAM'in minyatürleştirilmesi birçok zorluğa yol açtı:

Desen oluşturma - giderek daha yoğun desenlerin nasıl yaratılacağı.

Kapasitörler - Bir silindirden sütunlu bir yapıya evrilir ve modellenmek için yüksek bir en-boy oranı gerektirir.

Direnç / Kapasitans - Bit satırı ve kelime satırının erişim hızını artırmak için direnci / kapasitansı artırması gerekir.

Çevresel (Peri) transistörler - silikon oksit içeren polisilikon kapılardan yüksek k metal kapılara (HKMG) evrim.

Şekil 2. DRAM genişletme zorluğu.

Bu makale, modelleme ve kapasitörlere odaklanacaktır.

Kapasitör modellemesi son zamanlarda çapraz kendinden hizalı çift desenleme (XSADP) ile tamamlandı, ancak şimdi daha karmaşık çapraz kendinden hizalı çift desenleme ((XSADP) olarak geliştiriliyor ancak şimdi daha da karmaşık hale geliyor: XSAQP).Samsung tarafından açıklandığı gibi, bir başka seçenek, maske üzerindeki delik yoğunluğunu 3 kat artırabilen, ancak delik boyutlarını eşit hale getirmek için aşındırma gerektiren ara parça destekli modellemedir.Son zamanlarda EUV, DRAM üretimine uygulanmaya başlandı.

Yazar, Samsung'un birinci seviye 1z DRAM bölgesi için EUV kullandığını ve şu anda çok katmanlı 1α DRAM için EUV kullanmasının beklendiğini belirtti.SK Hynix'in de bu yıl EUV litografi makinesini kullanarak 1α DRAM'i piyasaya sürmesi bekleniyor.

Ancak DRAM için EUV'nin uygulanması aşağıdaki zorluklarla karşı karşıyadır:

Yerel Kritik Boyut Tekdüzeliği (LCDU), bu değişiklik elektrik performansını ve aşındırma en boy oranını değiştirecektir.

Delik boyutu-EUV, delik boyutuna duyarlıdır ve dar bir işleme penceresine sahiptir.

İnce direnç-EUV direnci çok incedir ve sertleştirilmesi gerekir.

İnce tortuların kullanılması direnci sertleştirebilir ve kalın tortuların kullanılması kritik boyutları (CD) azaltabilir.Desenin tepesindeki uzamsal seçici biriktirme, EUV desen oluşumunda önemli bir dezavantaj olan Çizgi Kenar Pürüzlülüğü (LER) / Çizgi Genişliği Pürüzlülüğünü (LWR) iyileştirebilir.Şekil 3'e bakın.

Şekil 3. Depolanmış fotorezist kullanan iyileştirmeler.

Aktif alan ölçeklendirmesi için, EUV'nin büyük CD'lerde kusur problemi vardır.Bunun yerine, küçük delikleri aşındırabilir ve ardından özelliği bir yönde açmak için hassas yanal aşındırma kullanarak uçtan uca mesafeyi azaltabilirsiniz.Bu teknoloji, CD ve verim arasındaki ödünleşmeyi ortadan kaldırır ve ovallerin Şekil 4'te gösterildiği gibi daha geniş bir temas yüzeyi alanına sahip olmasını sağlar.

Şekil 4. Aktif desenler için hassas yanal aşındırma.

EUV'nin ana sorunlarından biri, kabul edilebilir rastgele kusurları kabul edebilen dar süreç penceresidir.Yönlü aşındırma, işlem tasarımı için ek bir düğme sağlar.İşlem penceresinin ortası açılır ve köprülenirse, köprü ile pencerenin yan tarafına geçebilir ve ardından köprüyü çıkarmak için yönlü aşındırmayı kullanabilirsiniz, bkz.Şekil 5.

Şekil 5. Rastgele kusurları ortadan kaldırmak için yönlü dağlama.

Günümüzün kapasitör eğim sınırı, aynı zamanda akım kapasitör örüntüsü için EUV sınırı olan 40 nm'den büyüktür.Gelecekte, daha küçük aralıklar gerekli olacak ve ölçeklendirmeyi sağlamak için süreç değişkenliğinin% 30'dan fazla artırılması gerekiyor, bkz. Şekil 6.

 

Şekil 6. Kapasitör ölçeklendirmesi değişikliklerle sınırlıdır.

Bu amaca ulaşmak için sert maskenin kalınlığının azaltılması ve dağlamanın tekdüzeliğinin iyileştirilmesi gereklidir.

Günümüzde sert maske olarak amorf silikon (a-Si) kullanılmaktadır.Gelecekte, katkılı silikon daha iyi seçicilik sağlayabilir, böylece daha ince sert maskeler gerçekleştirilebilir, ancak çıkarılması zor yan ürünler üretecektir.Şekil 7'ye bakınız.

Şekil 7. Kapasitör ölçeklendirmesi için geliştirilmiş sert maske.

Sert maskeler için katkılı silikonla ilgili sorun, özel aşındırma gerektirmesi ve yeni nesil işlemin yüksek sıcaklıkta aşındırma kullanmasıdır.Fotorezist, oksit sert maskesini modellemek için kullanılır;daha sonra, katkılı polisilikon sert maske, yüksek sıcaklıklı aşındırıcıda oksit sert maske kullanılarak desenlendirilir ve son olarak, katkılı polisilikon sert maske kullanılır.Aşındırma ve biriktirme adımları arasındaki aşamalı darbeli aşındırma geçişi, kapasitörlerin yüksek hızlı aşındırmasının radikal kimyasal kullanımına izin verir, bkz. Şekil 8.

Şekil 8. Geliştirilmiş performans ve üretkenlik.

Yukarıda bahsedilen süreç yeniliklerinin mevcut DRAM mimarisinin sürekli ölçeklendirilmesini sağlayabilmesi beklenmektedir.

Ancak konuşmadan 3 ila 5 yıl içinde yeni bir DRAM mimarisine ihtiyacımız olacağını gördük.İlgili ilginç bir seçenek, kapasitörün dikey bir yapıdan yığılmış bir yatay yapıya dönüştürülmesini sağlayan 3D'dir.

İletişim bilgileri