Haberler

Yarı iletken endüstrisi, yeni ve karmaşık yonga tasarımlarıyla daha da yaygınlaşan bir yaklaşım olan gelişmiş paketleme konusundaki çabalarını artırıyor.

Dökümhaneler, OSAT'lar ve diğerleri, 2.5D / 3D, chiplets ve fan-out gibi bir sonraki gelişmiş paketleme teknolojileri dalgasını piyasaya sürüyorlar ve performansı iyileştirmeyi, gücü azaltmayı ve daha fazla zaman iyileştirmeyi vaat eden daha egzotik paketleme teknolojileri geliştiriyorlar. Market.Her paket türü, çeşitli ödünleşimlerle farklıdır.Daha önce olduğu gibi, gelişmiş ambalajlamanın arkasındaki fikir, karmaşık kalıpları bir paket içinde bir araya getirerek sistem düzeyinde bir tasarım oluşturmaktır.Ancak gelişmiş paketleme bazı teknik ve maliyet zorluklarıyla karşı karşıyadır.

Gelişmiş paketleme yeni değil.Sektör yıllardır kalıpları bir paket halinde bir araya getiriyor.Ancak gelişmiş paketler genellikle maliyet nedeniyle üst düzey uygulamalar için kullanılmıştır.

Ancak bugün, gelişmiş paketleme, çeşitli nedenlerle karmaşık bir yonga tasarımı geliştirmek için daha uygun bir seçenek haline geliyor.Tipik olarak, bir tasarımı ilerletmek için endüstri, farklı işlevleri tek bir monolitik kalıba uydurmak için çip ölçeklendirmeyi kullanarak bir çip üzerinde sistem (SoC) geliştirir.Ancak ölçeklendirme, her düğümde daha zor ve pahalı hale geliyor ve ölçeklendirmeden her şey yararlanamıyor.

Örnek olay: Yonga ölçeklendirmenin uzun süredir savunucusu olan Intel, çeşitli üretim hataları nedeniyle 10nm işleminde birkaç gecikmeyle karşılaştı.Intel şu anda 10nm tasarımlarını artırıyor, ancak kısa süre önce verim sorunları nedeniyle 7nm'yi erteledi.Şirket, sorunu çözeceğine ve çip ölçeklendirmeye devam edeceğine söz verirken, aynı zamanda paketleme çabalarını artırarak bahislerini de riske atıyor.

Diğer iki öncü yonga üreticisi olan Samsung ve TSMC, 5nm ve ötesinde yonga ölçeklendirmesiyle ilerliyor.Ancak Samsung ve TSMC ve diğer dökümhaneler de ambalajlama çabalarını genişletiyor.Üçüncü taraf paketleme hizmetleri sağlayan OSAT'lar yeni gelişmiş paketler geliştirmeye devam ediyor.

Gelişmiş paketleme, çip tasarımındaki her sorunu çözmez.Çip ölçekleme hala bir seçenek olmaya devam ediyor.Ancak değişen şey, yeni paket teknolojilerinin daha rekabetçi olmasıdır.

Brewer Science'ta WLP materyalleri yöneticisi Kim Yess, "Paketleme, düğümü küçültme tercihi artık açık bir seçenek olmadığında gerekli olanı başarmak için gerçekten bir sonraki aşamadır" dedi."Yaratıcı mimariler, aktif ve pasif cihazların olgunlaşmış yüksek hacimli üretiminin, performans sonucunun daha sağlam ve sahip olma maliyetinin daha düşük olacağı şekilde paketlenmesini sağlayabilir."

Hiçbir paket türü tüm ihtiyaçları karşılayamaz.“Seçim, ambalaj mimarisinin nasıl görüneceğini belirleyen uygulamaya bağlı.Her şey, performansın ne olmasını istediğiniz ve son cihaz için ihtiyacınız olan form faktörü ile ilgili, ”dedi Yess.

Bu nedenle, satıcılar birkaç tür geliştiriyor.İşte en son teknolojilerden bazıları:

ASE ve TSMC silikon köprülerle fan-out geliştiriyor.Fan-out, kalıpları bir pakete entegre etmek için kullanılır ve köprüler, bir kalıptan diğerine bağlantıları sağlar.
TSMC, üst düzey bir kalıp istifleme teknolojisi olan 2.5D için silikon köprüler geliştiriyor.
Birkaç şirket, kalıpları entegre etmenin ve bir paket içinde birbirine bağlamanın bir yolu olan chiplets geliştiriyor.Intel ve diğerleri, chiplets için yeni die-to-die ara bağlantı özellikleri geliştiriyor.
Optik İnternet Çalışma Forumu (OIF), yeni iletişim tasarımlarına olanak tanıyan, chiplets için yeni kalıptan kalıp özellikleri geliştiriyor.

Neden paketleme?
On yıllardır çip üreticileri, her 18 ila 24 ayda bir daha fazla transistör yoğunluğuna sahip yeni bir işlem teknolojisi geliştirdi.Bu aşamada, satıcılar bu işleme dayalı yeni çipler sunarak, daha fazla transistör yoğunluğuna sahip cihazları ve daha yüksek değerli yeni elektronik ürünleri etkinleştirdi.

Ancak bu formülü gelişmiş düğümlerde sürdürmek gittikçe zorlaşıyor.Daha küçük özelliklerle çipler daha karmaşık hale geldi ve IC tasarım ve üretim maliyetleri fırladı.Aynı zamanda, tam ölçekli bir düğüm için kadans 18 aydan 2,5 yıla veya daha uzun bir süreye uzandı.

Bugün 45nm ile 5nm'yi karşılaştırırsanız, wafer maliyetinde 5 kat artış görüyoruz.TEL America'nın başkan yardımcısı ve genel müdür yardımcısı Ben Rathsack, bu, o cihazı yapmak için gereken işlem adımlarının sayısından kaynaklanıyor ”dedi.

Artan tasarım maliyetleri nedeniyle, daha az sayıda satıcı son teknoloji cihazlar geliştirmeyi karşılayabilir.Çoğu yonga, gelişmiş düğümler gerektirmez.

Ancak birçok tasarım hala gelişmiş süreçler gerektirir.“Moore Yasasını takip ediyor olsaydınız, ölçeklendirmenin veya yeniliğin durduğunu düşünürdünüz.Açıkçası, bu doğru değil.Cihazların miktarı ve nasıl yayıldıkları güçlü bir oranda artıyor ”dedi Rathsack.

Ölçeklendirme, yeni tasarımlar için bir seçenek olmaya devam ediyor, ancak birçoğu gelişmiş paketleme gibi alternatifler arıyor.UMC'de iş geliştirmeden sorumlu başkan yardımcısı Walter Ng, "Bu ivme, daha fazla uygulamada daha fazla müşteriyi, pahalı, son teknoloji ürünü silikon üzerine büyük, tek kalıplı çözümlerden daha fazla alternatif çözümler keşfetmeye yönlendiriyor," dedi."Her zaman daha karmaşık işlevlere ihtiyaç duyma yönünde hareket edeceğiz.Bu genellikle daha büyük çipler anlamına gelir.Bunu her zaman, aynı maliyet ve güç zorluklarıyla birlikte gelen bir sonraki teknoloji düğümüne geçme becerisiyle başardık.Bu yeteneğin artık uygulanabilir olmadığı ve alternatif çözümlerin bir zorunluluk haline geldiği noktadayız.Yenilikçi ara bağlantı yaklaşımlarıyla birleştirilmiş gelişmiş paketleme çözümleri, bu çekici alternatiflerden bazılarını sağlıyor.Ancak, ilgili çip ekonomisinin nihai uygulamayı belirleyeceğini unutmamalıyız. "

Onlarca yıldır ambalaj sonradan düşünülmüştü.Basitçe bir kalıbı kapsıyordu.Ve üretim akışında, yonga üreticileri fabrikada bir gofret üzerindeki yongaları işler.Daha sonra, çipler doğranır ve basit geleneksel paketler halinde birleştirilir.

Geleneksel paketler olgun ve ucuzdur, ancak elektrik performansı ve ara bağlantı yoğunluğu bakımından sınırlıdırlar.Gelişmiş paketlemenin devreye girdiği yer burasıdır. Sistemlerde daha fazla G / Ç ile daha yüksek performans sağlar.

2.5D ile fan-out karşılaştırması
Piyasada 2.5D / 3D ve fan-out gibi birkaç gelişmiş ambalaj türü bulunmaktadır.Her iki tip de daha büyük ve daha karmaşık kalıpları destekleyen daha fazla fonksiyon ve I / O'ya doğru ilerliyor.

Fan-out, kalıpların bir gofret içinde paketlendiği gofret düzeyinde bir paketleme teknolojisidir.Ambalaj ortamında, yayılma, orta ve üst düzey alanlara sığar.Amkor, ASE, JCET ve TSMC fan-out paketleri satmaktadır.

Bir fan-out örneğinde, bir DRAM kalıbı, bir paketteki bir mantık çipi üzerine istiflenir.Bu, belleği mantığa yaklaştırarak daha fazla bant genişliği sağlar.

Fan-out paketleri, kalıplardan ve yeniden dağıtım katmanlarından (RDL'ler) oluşur.RDL'ler, paketin bir bölümünü diğerine elektriksel olarak bağlayan bakır metal ara bağlantılarıdır.RDL'ler, bir metal izinin genişliğini ve aralığını ifade eden çizgi ve boşlukla ölçülür.

Fan çıkışı iki bölüme ayrılmıştır - standart ve yüksek yoğunluk.Tüketici ve mobil uygulamalar için hedeflenen standart yoğunluklu yayma, 500 G / Ç'den az ve 8 μm'den büyük hat ve boşluk içeren RDL'lere sahip bir paket olarak tanımlanır.Üst düzey uygulamalar için tasarlanmış olan yüksek yoğunluklu yayma, 8μm'den daha az hat ve boşluk içeren RDL'lere sahip 500'den fazla G / Ç'ye sahiptir.

En üst düzeyde, satıcılar RDL'lerle 2μm satır / boşluk ve ötesinde yayma geliştiriyorlar.Coventor'da bir süreç entegrasyon mühendisi olan Sandy Wen, "Günümüzün bant genişliği ve G / Ç gereksinimlerine ayak uydurmak için, RDL hat genişlikleri ve aralık gereksinimleri giderek azalıyor ve daha küçük hat genişlikleri sağlamak için bakır damascene işleme kullanan BEOL bağlantılarına benzer şekilde işleniyor," dedi. , bir Lam Araştırma Şirketi, bir blogda.

Fan-out paketleri yapmak için, kalıplar bir epoksi kalıp bileşiği kullanılarak gofret benzeri bir yapıya yerleştirilir.RDL'ler oluşturulur.Bireysel kalıplar kesilerek bir paket oluşturulur.

Fan-out'un bazı zorlukları vardır.Kalıplar bileşiğin içine yerleştirildiğinde, işlem sırasında hareket edebilirler.Kalıp kayması adı verilen bu etki, verimi etkileyebilir.

Bir zamanlar, G / Ç sayısında fan-out sınırlıydı.Şimdi, yüksek yoğunluklu yayılma, daha yüksek G / Ç sayılarına doğru ilerliyor ve 2.5D tarafından tutulan üst düzey bölgeyi istila ediyor.

2.5D, üst düzey bir kalıp istifleme paketi teknolojisidir.Fan-out 2.5D'nin yerini almayacaktır.Ancak yayma daha ucuzdur çünkü 2.5D gibi bir aracı gerektirmez.

Bununla birlikte, yüksek yoğunluklu yayılma, daha büyük paketler gerektiren giderek daha büyük yongaları destekliyor.Tipik olarak, ambalaj topluluğu burada "retikül" terimini kullanır.Çip üretiminde kullanılan bir retikül veya maske, bir IC tasarımının ana şablonudur.Bir retikül, yaklaşık 858 mm²'ye kadar olan kalıp boyutlarını barındırabilir.Kalıp daha büyükse, bir yonga üreticisi bir yongayı birden fazla retikül üzerinde işleyecektir.

Örneğin, büyük bir çip iki retikül (2X retikül boyutu) gerektirebilir.Daha sonra, üretim akışında, iki retikül ayrı ayrı geliştirilir ve birbirine dikilir, bu da pahalı bir işlemdir.

Bu arada TSMC, 1.5X retikül boyutuna sahip fan-out paketleri gönderiyor.TSMC'de entegre ara bağlantı ve paketleme başkan yardımcısı Douglas Yu, "Bu yılın 4. çeyreğinde üretime 1.7X retikül boyutu getirmeyi hedefliyoruz" dedi."2.5X bir retikül, Q1 '21'e kadar nitelendirilecek."

Daha büyük yayma paketleri müşterilere bazı yeni seçenekler sunar.Yüksek bant genişliğine sahip belleğe (HBM) sahip bir paket istediğinizi varsayalım.HBM'de, DRAM kalıpları birbirinin üzerine istiflenir ve sistemlerde daha fazla bant genişliği sağlar.

HBM, esas olarak yüksek kaliteli ve pahalı 2.5D paketlerde bulunur.Şimdi, daha büyük paket boyutlarıyla ASE ve TSMC, HBM'yi destekleyen daha ucuz fan-out paketleri geliştiriyor.

Başka yeni seçenekler var.ASE ve TSMC silikon köprülerle fan-out geliştiriyor.Intel, silikon köprüleri geliştiren ilk şirketti.Üst düzey paketlerde bulunan köprü, bir pakette bir kalıbı diğerine bağlayan küçük bir silikon parçasıdır.Köprüler, 2.5D aracılardan daha ucuz bir alternatif olarak konumlandırılmıştır.

Bridges, yayılmaya yeni işlevler getirme sözü veriyor.Örneğin, TSMC'nin geleneksel yayılma çıkışı, 2μm-2μm satır / boşlukta 3 RDL katmanı ile 40μm aralık içerir.“(TSMC'nin silikon köprü) teknolojisi, yonga alanından tasarruf etmek için yerel aralığı 25 μm'ye düşürebilir.Bir RDL hattı ve 0.4μm ve 0.4μm'deki boşluk çok daha yüksek bir ara bağlantı yoğunluğu sağlıyor ”dedi Yu.

Bu arada 2.5D gitmiyor.Bazıları daha fazla G / Ç içeren dev cihaz mimarileri geliştiriyor.Şimdilik 2.5D buradaki tek seçenektir.

2.5D'de, kalıplar, silikon geçişler (TSV'ler) içeren bir birleştiricinin üzerine istiflenir.Araya yerleştirici, yongalar ve bir kart arasında daha fazla G / Ç ve bant genişliği sağlayan bir köprü görevi görür.

Bir örnekte, bir satıcı bir FPGA'yı dört HBM küpü ile birleştirebilir.Tek bir küpte, Samsung'un en son HBM2E teknolojisi, sekiz adet 10nm sınıfı 16 gigabit DRAM kalıplarını birbiri üzerine yığar.Kalıplar 40.000 TSV kullanılarak bağlanır ve 3,2 Gb / sn veri aktarım hızları sağlar.

Yayılma gibi, 2.5D de genişliyor.Örneğin, TSMC, müşterilere daha fazla seçenek sunan 2.5D için bir silikon köprü geliştiriyor.TSMC, Ar-Ge'de 3.0X retikül boyutuna (8 HBM) sahip 1.5X retikül versiyonunu (4 HBM) hazırlamaktadır.

Sonuç olarak, 2.5D ileri teknoloji için bir seçenek olmaya devam ediyor, ancak fan-out boşluğu kapatıyor.Peki, yayılma, 2.5D'ye karşı nasıl yığılır?Bir makalede, fan-out teknolojisine FOCoS adını veren ASE, iki fan-out paket türünü (önce çip ve son çip) 2,5D ile karşılaştırdı.Her paket bir ASIC ve HBM'den oluşur.Amaç, eğriliği, düşük-k dielektrik gerilimi, aracı / RDL gerilimi, eklem güvenilirliği ve termal performansı karşılaştırmaktı.

ASE'den Wei-Hong Lai gazetede, "İki FOCoS paket türünün eğriliği, birleşik kalıp ve istiflenmiş alt tabaka arasındaki daha küçük bir CTE uyuşmazlığı nedeniyle 2.5D'den daha düşük" dedi."Hem ilk çip hem de son çip için FOCoS'un (düşük k) stresi 2,5D'den daha düşük."

2.5D için arabağlantı bakırının, yayılmaya göre daha düşük gerilimi vardı.Lai, "2.5D, çip öncelikli FOCoS ve çip sonlu FOCoS benzer termal performansa sahip ve hepsi yüksek güçlü uygulamalar için yeterince iyi" dedi.

Daha fazla seçenek - chiplets, SiP'ler
2.5D ve yayılmanın yanı sıra, müşteriler ayrıca özel ve gelişmiş bir paket geliştirebilirler.Seçenekler arasında 3D-IC'ler, chiplets, multi-chip modüller (MCM'ler) ve system-in-pack (SiP) bulunur.Teknik olarak bunlar paket türleri değil.Özel bir paket geliştirmek için kullanılan mimariler veya metodolojilerdir.

SiP, ASE'ye göre işlevsel bir elektronik sistem veya alt sistemden oluşan özel bir paket veya modüldür.Bir SiP, diğer şeylerin yanı sıra farklı cihazları, pasifleri ve ara bağlantı şemalarını içerebilen bir araç kutusundaki çeşitli teknolojileri içerir.Bu seçenekler arasından seçim yaparak, bir müşteri gereksinimlerini karşılayacak özel bir SiP paketi geliştirebilir.

Chiplets başka bir seçenektir.Çiplerle, bir yonga üreticisi bir kitaplıkta modüler kalıplar veya çiplerden oluşan bir menüye sahip olabilir.Chiplets, çeşitli düğümlerde farklı işlevlere sahip olabilir.Müşteriler, chiplets'ları karıştırıp eşleştirebilir ve bir kalıptan ölmeye ara bağlantı şeması kullanarak bunları birbirine bağlayabilir.

Potansiyel olarak, chiplets büyük bir sorunu çözebilir.Gelişmiş düğümlerde, monolitik bir kalıp büyük ve pahalıdır.Chiplets ile müşteriler daha büyük kalıbı daha küçük parçalara bölerek maliyeti düşürür ve verimi artırır.TechSearch International başkanı Jan Vardaman, "Yonga bir parçanın monolitik bir kalıbı parçalara ayırdığını ve ardından parçaları imal ettiğini söylemeyi seviyoruz, ancak yine de tek bir kalıp olarak işlev görüyor" dedi.

Başka faydalar da var.“Nihayetinde, paketleme teknolojileri yoğunluğu arttırmak ve gücü azaltmakla ilgilidir ve yekpare bir SoC'nin işlevselliğine uyan veya bu işlevselliği aşan işlevselliğe sahip bir pakete bağlanmalarına izin verir.Intel'de süreç ve ürün entegrasyonu direktörü Ramune Nagisetty, yakın tarihli bir sunumunda, bu yaklaşımın avantajları arasında daha düşük maliyet, daha fazla esneklik ve daha hızlı pazara sunma süresi yer alıyor ”dedi.

Chiplet yaklaşımını kullanarak, satıcılar 3D-IC'ler veya MCM'ler geliştirebilirler.MCM'ler, kalıpları entegre eder ve bunları bir modüle bağlar.Bir 3D-IC birkaç şekilde olabilir.Bir paketteki mantık üzerinde bellek veya mantık üzerinde istifleme mantığını içerebilir.

Öncelikle Intel, çeşitli yonga benzeri mimariler geliştirdi.Şirket, kendi IP blokları, silikon köprüler ve kalıptan ölmeye ara bağlantı teknolojisi dahil olmak üzere bu mimarileri geliştirmek için şirket içinde parçalara sahiptir.

Şekil 1: Intel'in köprü ve Foveros teknolojilerini kullanan 2.5D ve 3D teknolojileri.Kaynak: Intel

Die-to-die ara bağlantı kritiktir.Bir pakette bir kalıbı diğerine birleştirir.Her kalıp, fiziksel bir arayüze sahip bir IP bloğundan oluşur.Ortak bir arayüze sahip bir kalıp, kısa erişimli bir tel aracılığıyla başka bir kalıpla iletişim kurabilir.

Endüstri, çeşitli kalıptan kalıba arayüz teknolojileri geliştiriyor - Gelişmiş Arayüz Veriyolu (AIB), Kablo Demeti (BoW), CEI-112G-XSR ve OpenHBI.

Açık Alana Özgü Mimari (ODSA) grubu, bu arayüzlerden ikisini geliştiriyor: BoW ve OpenHBI.OpenHBI, HBM standardından türetilen bir kalıptan ölme ara bağlantı teknolojisidir.BoW, çeşitli paketleri destekler.Her ikisi de Ar-Ge aşamasındadır.

Intel'in ölmek için teknolojisine AIB denir.Intel ayrıca AIB uyumlu chiplets veya kutucuklar geliştiriyor.Şirket, alıcı-vericiler, veri dönüştürücüler, silikon fotonikler ve makine öğrenimi hızlandırıcıları gibi çalışmalarda 10 tane daha olmak üzere 10 karo geliştirdi.

Intel, parçaları geliştirmek için parçaları yerleştirmeye devam ederken, diğer cihaz üreticileri de AIB teknolojisini edinebilir ve kendi veya üçüncü taraf IP'lerini kullanarak benzer mimariler geliştirebilirler.

Intel, dahili ürünleri için AIB'ye erişim hakkına sahiptir.AIB, CHIPS Alliance Web sitesinde üçüncü şahıslar için açık kaynaklı, telifsiz bir teknoloji olarak da sunulmaktadır.

AIB'nin yeni bir versiyonu çalışmalar sürüyor.Bir endüstri konsorsiyumu olan CHIPS Alliance, kısa süre önce AIB sürüm 2.0 taslak şartnamesini yayınladı.AIB 2.0, AIB 1.0'dan altı kat daha fazla kenar bant genişliği yoğunluğuna sahiptir.

Yine de çoğu şirket için yonga benzeri mimariler geliştirmek büyük bir zorluktur.Farklı satıcılardan birlikte çalışabilir ve test edilmiş chiplets elde etme yeteneği hala kanıtlanmamış bir modeldir.

Burada bir çözüm var.Örneğin, Blue Cheetah Analog Design, AIB için bir jeneratör geliştiriyor.Oluşturucu, çeşitli süreçlerde imzalamaya hazır AIB özel bloklarını etkinleştirir.Blue Cheetah'ın CEO'su Krishna Settaluri, "Blue Cheetah'ın jeneratörleri, basma düğmesi hızlarında özel bloklar üreterek, piyasaya sürülme süresini ve bant çıkışına hazır IP üretmek için gereken mühendislik çabalarını azaltır," dedi.

Bu, tüm sorunları çözmez.Öncelikle, chiplets bilinen iyi kalıplara ihtiyaç duyar.Yığın içinde bir veya daha fazla kalıp hatalıysa, tüm paket başarısız olabilir.Bu nedenle satıcılar, iyi süreç kontrolü ile sağlam bir üretim stratejisine ihtiyaç duyar.

CyberOptics'in Ar-Ge başkan yardımcısı Tim Skunes, "Gelişmiş paketleme süreçleri daha küçük özelliklerle giderek daha karmaşık hale geldikçe, etkili süreç kontrolüne olan ihtiyaç artmaya devam ediyor" dedi."Bu süreçler pahalı bilinen iyi kalıplar kullandığından, başarısızlığın maliyeti yüksek."

Daha fazla çıtır
Gelişmiş paketler için, satıcılar mevcut ara bağlantı şemalarını kullanır.Paketlerde, kalıplar istiflenir ve bakır mikro yumrular ve sütunlar kullanılarak bağlanır.Çarpmalar / sütunlar, farklı cihazlar arasında küçük, hızlı elektrik bağlantıları sağlar.

En gelişmiş mikro yumrular / sütunlar, 40μm ila 36μm aralıklara sahip küçük yapılardır.Tümsekler / sütunlar çeşitli ekipmanlar kullanılarak geliştirilmiştir.Daha sonra, kalıplar bir gofret bağlayıcı kullanılarak istiflenir ve yapıştırılır.

Bunun için endüstri termal sıkıştırmalı bağlama (TCB) kullanır.Bir TCB bağlayıcısı bir kalıp alır ve tümsekleri başka bir kalıptan olanlara hizalar.

TCB yavaş bir süreçtir.Ayrıca, tümsekler / sütunlar fiziksel sınırlarına yaklaşık 20 μm'lik aralıklarla yaklaşıyor.

Hibrit yapıştırma adı verilen yeni bir teknolojinin devreye girdiği yer burasıdır. Hala paketleme için Ar-Ge'de olan hibrit yapıştırma yığınları ve bağları bakırdan bakıra ara bağlantılar kullanılarak ölür.Mevcut yığınlama ve birleştirme yöntemlerinden daha düşük güçle daha fazla bant genişliği sağlar.

Dökümhaneler, gelişmiş paketleme için hibrit yapıştırma geliştiriyor.Öncelikle TSMC, Entegre Çip Üzerinde Sistem (SoIC) adlı bir teknoloji üzerinde çalışıyor.Hibrit bağlamayı kullanan TSMC'nin SoIC'si, 10μm altı hatvelerde 3B benzeri yonga mimarilerini mümkün kılar.

Son zamanlarda TSMC, SoIC yol haritasını açıkladı.Yıl sonuna kadar SoIC, 9μm bond aralıklarla piyasaya sürülecek, ardından 2021'in ortalarında 6μm ve 2023'ün başlarında 4.5μm gelecek.

Hibrit bağları laboratuvardan fabrikaya taşımak basit bir süreç değildir.Stephen Hiebert, "Bakır hibrit bağlamanın başlıca proses zorlukları arasında boşlukları önlemek için yüzey kusur kontrolü, sağlam hibrit bağ pedi temasını desteklemek için nanometre düzeyinde yüzey profili kontrolü ve bakır pedlerin üst ve alt kalıpta hizalanmasını kontrol etmek yer alıyor" dedi. KLA'da kıdemli pazarlama müdürü.

Bu arada, diğerleri de chiplets geliştiriyor.Örneğin, iletişim endüstrisinde, OEM'ler sistemlerde büyük Ethernet anahtarı SoC'leri içerir.SoC, bir Ethernet anahtarı kalıbından ve aynı çip üzerinde bir SerDes'den oluşur.

TE Connectivity'de bir teknoloji uzmanı ve endüstri standartları yöneticisi olan Nathan Tracy, "Daha yüksek hızlara çıktıkça ve litografi daha ince geometrilere giderken, analog ve dijital yapılar aynı ölçeklenmiyor" dedi.Tracy aynı zamanda OIF'in başkanıdır.

"Bir anahtar kalıbınız varsa, dijital bir kısmı vardır.Ardından, yonga için G / Ç sağlayan bir serileştirici / seri kaldırıcı olan SerDes'e sahipsiniz.Bu analog bir yapıdır.İyi ölçeklenmiyor, ”dedi Tracy.

Sistemler daha hızlı veri hızlarına doğru ilerlerken, SerDes çok fazla yer kaplar.Bu nedenle bazı durumlarda, SerDes işlevi büyük kalıptan ayrılır ve daha küçük kalıplara veya çıtalara bölünür.

Ardından, tüm kalıplar bir MCM'ye entegre ediliyor.Büyük anahtar yongası, dört küçük I / O chiplets ile çevrili ortada bulunur.

Standartların buraya uyduğu yer burasıdır.OIF, CEI-112G-XSR adlı bir teknoloji geliştiriyor.XSR, MCM'lerdeki chiplets ve optik motorları birbirine bağlar.

Sonuç
Şüphesiz, gelişmiş paketleme, artan sayıda yeni seçenekle çılgın bir pazar.

Bu müşteriler için önemlidir.Talaş ölçeklendirmeli monolitik kalıplar kaybolmaz.Ancak her seferinde daha zor ve daha pahalı hale geliyor. (Mark LaPedus'tan)