Haberler

TSMC'ye aşina olan okuyucular, dökümhane devinin 2.5D ve 3D ambalaj ürünlerini tek bir marka altında birleştirdiğini bilmelidir - "3D Kumaş".Bekledikleri gibi, gelecekteki müşteriler sistem düzeyinde işlevlerin yoğun, heterojen entegrasyonunu sağlamak için her iki seçeneği de takip edecekler; örneğin, "arka uç" 2.5D entegrasyonu ile birleştirilmiş "ön uç" 3B dikey montaj.

Teknik olarak, bir SoC'nin "3D" yüksek bant genişliğine sahip bellek HBM yığını ile 2.5D entegrasyonu zaten birleşik bir üründür.Yukarıda gösterildiği gibi, TSMC gelecekte çok karmaşık heterojen bir sistem tasarımının parçası olarak 3D SoIC ile 2.5D CoWoS/InFO'yu birleştirerek daha zengin bir topoloji kombinasyonu tasavvur ediyor.
Çalıştaydaki süreç teknolojisi gösterilerinde olduğu gibi, paketleme teknolojisinin güncellenmesi çok basittir - yol haritasının başarısını gösterir ve yalnızca uygulamaya devam edilmesi gerekir, aşağıda vurgulayacağımız yeni yönleri temsil eden birkaç özel alan vardır.
TSMC'nin 3D Fabric ürünlerini destekleyecek, tam montaj ve test üretim yetenekleri sağlayacak gelişmiş bir sistem entegrasyon tesisine yaptığı yatırım özellikle dikkate değerdir.TSMC'ye göre, Zhunan'daki dünyanın ilk tam otomatik 3D Kumaş gelişmiş paketleme fabrikasının bu yılın ikinci yarısında üretime başlaması bekleniyor.
Neden Gelişmiş Paketlemeye Odaklanmalısınız?
Herkesin tutarlı anlayışına göre, TSMC aslında döküm işiyle uğraşmaktadır.Ancak yeni yüzyıla girerken, TSMC, Samsung ve hatta Intel olsun, tümü gelişmiş ambalajlamayı şirketin çalışmalarının ana odak noktası olarak alıyor.sonuçlarda.
Semiwiki tarafından bildirildiği gibi, Moore Yasası, özellikle Multi-chip modülleri (MCM) ve System in Package SiP, vb. gibi heterojen işlevleri entegre etmek için diğer birçok uygulama için artık uygun maliyetli değildir. "Moore'dan Moore" teknolojisi olarak ortaya çıktı. bir (alt sistem) çözümüne çok sayıda mantık ve bellek, analog, MEMS vb. entegre etmeye bir alternatif.Ancak, bu yöntemler hala müşteriye özeldir ve önemli miktarda geliştirme süresi ve maliyeti gerektirir.
Çip geliştirme tarihine bakıldığında, aslında gelişmiş paketleme kavramı on yıllardır var olmuştur.Farklı ve gelişmiş çipleri bir pakette birleştirerek ödün vermek, çip tasarımını geliştirmenin bir yoludur.Bugün, bu kavram bazen heterojen entegrasyon olarak adlandırılır.Bununla birlikte, maliyet nedenlerinden dolayı, gelişmiş paketleme esas olarak üst düzey, niş odaklı uygulamalarda kullanılmaktadır.
Ama bu yakında değişebilir.IC ölçeklendirme, tasarımları geliştirmenin geleneksel yolu olduğundan, her düğümdeki farklı yonga işlevlerini küçültür ve bunları monolitik bir yonga üzerinde paketler.Ancak, IC ölçeklendirme birçokları için çok pahalı hale geldi ve düğüm başına faydalar azalıyor.
Ölçeklendirme yeni tasarımlar için bir seçenek olmaya devam ederken, endüstri gelişmiş paketleme dahil alternatifler arıyor.Değişen şey, endüstrinin yeni gelişmiş ambalaj türleri geliştirmesi veya mevcut teknolojileri genişletmesidir.
Gelişmiş paketlemenin ardındaki motivasyon aynı kalır.Tüm çip fonksiyonlarını aynı çipe sıkıştırmak yerine, onları parçalayın ve tek bir pakete entegre edin.Bunun maliyetleri azalttığı ve daha iyi verim sağladığı söyleniyor.Diğer bir amaç ise fişleri birbirine yakın tutmaktır.Birçok gelişmiş paket, belleği işlemciye yaklaştırarak verilere daha düşük gecikme süresiyle daha hızlı erişim sağlar.
Kulağa basit geliyor, ancak burada birkaç zorluk var.Ayrıca, tüm ihtiyaçları karşılayan tek bir paket türü yoktur.Gerçekte, çip müşterileri çok çeşitli seçeneklerle karşı karşıyadır.Bunların arasında: Fan-Out (entegre kalıp ve gofret seviyesindeki ambalajdaki bileşenler), 2.5D/3D (bir pakette yan yana veya birbirinin üzerine yerleştirilen çipler) ve 3D-IC: (belleği üstte istifleme) bellek, mantık üzerinde istifleme veya Mantıksal olarak istifleme mantığı) üç yaygın seçenek haline gelir.
Ayrıca endüstri, 2.5D/3D teknolojisini destekleyen Chiplets adlı bir konsepti de takip ediyor.Buradaki fikir, kütüphanede modüler yongalar veya yongalar seçeneğiniz olmasıdır.Daha sonra bir pakete entegre edilirler ve bir kalıptan kalıba ara bağlantı şeması kullanılarak bağlanırlar.
TSMC tarafında, yeni çok çipli IC paketleme çözümlerine yönelik pazar talebini karşılamak için, Moore Yasasının ötesinde entegrasyon için ekonomik çözümler sağlamak üzere gelişmiş IC paketleme teknolojileri geliştirmek üzere OIP ortaklarıyla birlikte çalışıyorlar.
2012 yılında, TSMC, Xilinx ile birlikte, bir silikon aracı üzerine yan yana monte edilmiş dört özdeş 28 nm FPGA yongasından oluşan, o zamanki en büyük FPGA'yı piyasaya sürdü.Ayrıca, bu yapı taşlarını birbirine bağlamak için silikon yoluyla geçişler (TSV'ler), mikro darbeler ve yeniden dağıtım katmanları (RDL'ler) geliştirdiler.TSMC, yapısına dayanarak, entegre devre paketleme çözümünü CoWoS (Chip-on-Wafer-on-Substrate) olarak adlandırdı.Bu blok tabanlı ve EDA özellikli paketleme teknolojisi, yüksek performanslı ve yüksek güçlü tasarımlar için fiili endüstri standardı haline geldi.
TSMC, 2017 yılında InFO (Entegre FanOut teknolojisi) teknolojisini duyurdu. CoWoS'deki silikon aracının yerini almak için poliamid film kullanıyor, böylece mobil uygulamaların başarısı için önemli kriterler olan birim maliyeti ve paket yüksekliğini azaltıyor.TSMC, akıllı telefonlar için çok sayıda InFO tasarımı gönderdi.
TSMC, 2019'da çip üzerinde sistem (SoIC) teknolojisini tanıttı. Ön uç (fabrika) ekipmanla, TSMC çok hassas bir şekilde hizalanabilir ve ardından form faktörünü, ara bağlantıyı daha da azaltmak için birçok dar aralıklı bakır ped kullanarak tasarımlar sıkıştırabilir kapasite ve güç.
Bu iki teknoloji yavaş yavaş günümüzün 3D Kumaşına dönüşmüştür.
2022 için Son Güncellemeler
Yukarıda gösterildiği gibi, TSMC'nin planına göre ambalaj teknolojileri artık 2.5D ve 3D'ye sahip.2.5D'lerine bir göz atalım.Raporlara göre, TSMC artık iki tür 2.5D paketleme teknolojisine sahip - "alt tabaka üzerinde yonga levha üzerinde" (CoWoS: alt tabaka üzerinde yonga levha üzerinde) ve "entegre yayma" (Bilgi: entegre yayma) .(Yukarıdaki resimde, bazı InFO ürünlerinin TSMC tarafından "2D" olarak temsil edildiğini unutmayın.)
Her iki teknoloji için de önemli bir hareket, daha fazla kalıbı (ve HBM yığınını) entegre etmek için maksimum paket boyutunun sürekli genişletilmesidir.Örneğin, bir silikon aracı (CoWoS-S) üzerinde bir ara bağlantı katmanının üretilmesi, çoklu litografik pozlamaların "dikilmesini" gerektirir; amaç, aracı boyutunu maksimum retikül boyutunun katları kadar artırmaktır.
İlk olarak CoWoS'a bakıldığında, TSMC CoWoS, raporlara göre üç farklı aracı teknolojisi (CoWoS'ta “wafers”) sunacak şekilde genişletildi:
1. CoWoS-S: TSMC'ye göre, bu paketleme modunda, mevcut silikon litografi ve yeniden dağıtım katmanı işlemeye dayalı olarak bir silikon aracı kullanılır
▪️ 2012 yılından itibaren seri üretime geçmiş olup, bugüne kadar 20'den fazla müşteriye 100'den fazla ürün tedarik edilmiştir.
▪️ Interposer, gömülü "siper" kapasitörlerini entegre eder
▪️ Geliştirme aşamasında 3x maksimum retikül boyutu – 2 büyük SoC ve 8 HBM3 bellek yığını ve eDTC1100 (1100nF/mm**2) ile tasarım yapılandırmalarını destekler
2. CoWoS-R: Bu paketleme modunda, maliyeti düşürmek için organik bir aracı kullanılır
▪️ 6 adede kadar ara bağlantı yeniden dağıtım katmanı, 2um/2um L/S
▪️ 4x maske boyutu, 55mmX55mm pakette bir SoC ve 2 HBM2 yığınını destekler;2.1X maske boyutu geliştirme aşamasında, 2 SoC ve 85mmX85mm pakette 2HBM2
3. CoWoS-L: Bitişik kalıp kenarları arasında yüksek yoğunluklu ara bağlantılar için organik aracılara yerleştirilmiş küçük silikon "köprüler" kullanır (0,4um/0,4um L/S adım)
▪️ 2X nişangah boyutu, 6 HBM2 yığınıyla 2 SoC 2023'ü destekler);
▪️ 12 HBM3 yığınını desteklemek için geliştirme aşamasında olan 4X nişangâh boyutu (2024)
TSMC, CoWoS uygulaması için HBM3 ara bağlantısı için gereken fiziksel yapılandırma konusunda HBM standartları grubuyla birlikte çalıştıklarını vurguladı.(Yığın tanımları için, HBM3 standardının aşağıdakileri tanımladığı görülüyor: 4 GB kapasite (4 8 Gb kalıp) ila 64 GB (16 32 Gb kalıp); 1024 bit sinyal arabirimi; 819 GBps'ye kadar bant genişliği.) Yaklaşan bu CoWoS yapılandırmalarında Çoklu HBM3 yığınları vardır. büyük bellek kapasitesi ve bant genişliği sağlayacaktır.
Ek olarak, yaklaşan CoWoS tasarımlarında daha yüksek güç tüketimi beklentisiyle TSMC, çip ve paket arasında iyileştirilmiş termal arayüz malzemesi (TIM) ve havayla soğutmadan daldırma soğutmaya geçiş dahil olmak üzere uygun soğutma çözümlerini araştırıyor.
CoWoS'u tanıttıktan sonra, InFO paketleme teknolojisine bakalım.
Bu paketleme tekniğinin, kalıbı geçici bir taşıyıcı üzerinde doğru (yüz aşağı) oryantasyondan sonra bir epoksi "gofret" içinde kapsüllediği anlaşılmaktadır.Yeniden yapılandırılmış gofret yüzeyine bir yeniden dağıtım ara bağlantı katmanı eklenir.Paket tümsekleri daha sonra doğrudan yeniden dağıtım katmanına bağlanır.
TSMC'ye göre, şirketin paketinin birkaç InFO_PoP, InFO_oS ve InFO_B topolojisi var.
Aşağıdaki şekilde gösterildiği gibi, InFO_PoP, DRAM paketinin temeldeki mantık yongasıyla entegrasyonuna odaklanan bir paket üzerinde paket yapılandırmasını temsil eder.DRAM'ın üst kalıbındaki tümsekler, yeniden dağıtım katmanına ulaşmak için InFO yollarını (TIV'ler) kullanır.

TSMC, InFO_PoP'un ağırlıklı olarak mobil platformlar için kullanıldığını ve 2016'daki röportajdan bu yana bu paketteki chip sevkiyatının 1,2 milyarı aştığını söyledi.TSMC'ye göre, mevcut InFO_PoP modunda, DRAM paketi özel bir tasarımdır, bu nedenle yalnızca TSMC'de üretilebilir.Bu amaçla TSMC, mevcut bir (LPDDR) DRAM paketini üstüne ekleyen ve harici sözleşmeli üreticilerin montaj sağlamasına izin veren alternatif bir InFO_B topolojisi geliştiriyor.
InFO_oS (alt tabaka üzerinde) birden fazla kalıbı kapsülleyebilir ve yeniden dağıtma katmanı ve mikro darbeleri, TSV'ler aracılığıyla alt tabakaya bağlanır.
Bu, 5 yılı aşkın süredir üretimde olan ve HPC müşterilerine odaklanan bir teknolojidir.Teknik ayrıntılardan, paketin alt tabaka üzerinde 2um/2um L/S ile 5 RDL katmanı vardır.Bu, alt tabakanın şu anda 110 mm X 110 mm olan daha büyük bir paket boyutuna ulaşmasını sağlar.TSMC'ye göre, şirket gelecekte daha büyük bir boyut sağlamayı planlayacak - 130um C4 çarpma aralığı
InFO_M'ye gelince, ek alt tabaka + TSV olmadan çoklu paket kalıpları ve yeniden dağıtım katmanları ile InFO_oS'nin yerine geçer (< 500mm² paket kapasitesine sahiptir ve 2H2022'de üretilecektir).
TSMC'nin 2.5D paketlemesini tanıttıktan sonra onların 3D paketleme dünyasına giriyoruz.Bunların arasında, mobil platformlara odaklanan, yeniden dağıtım katmanları ve TIV'ler ile dikey olarak entegre edilmiş mikro darbeli yongaları kullanan InFO-3D adlı bir 3D paket üzerinde paket teknolojisi bulunmaktadır.

Gösterildiği gibi, TSMC ayrıca "entegre çiplerdeki sistemler" (SoIC'ler) olarak bilinen daha gelişmiş bir dikey kalıp yığınlı 3D topoloji paketleri ailesine sahiptir.Çok iyi bir hatve elde etmek için kalıplar arasında doğrudan bakır bağlama kullanır.
TSMC'ye göre, şirketin iki SoIC ürünü var - "wafer-on-gofret" (WOW) ve "chip-on-gofret" (COW).WOW topolojisi, gofret üzerinde karmaşık bir SoC kalıbını entegre ederek optimum ayrıştırma için derin bir hendek kapasitör (DTC) yapısı sağlar.Daha genel bir COW topolojisi, birden çok SoC kalıbını istifler.
SoIC montajına uygun proses teknolojileri aşağıdaki tabloda gösterilmektedir.

TSMC'ye göre, şirketin 3DFabric tasarım desteği 3Dblox'u da içeriyor.Yukarıdaki 3D Yapı görüntüsünün sağ üst köşesinde gösterildiği gibi, TSMC, 3D SoIC ve 2.5D teknolojisini birleştiren karmaşık bir paket içi sistem tasarım uygulaması öngörüyor.

Yukarıda bahsedildiği gibi, bu tasarım akışı çok karmaşıktır ve gelişmiş termal, zamanlama ve SI/PI analiz akışları gerektirir (bu aynı zamanda model veri hacimlerini de işleyebilir).Bu sistem düzeyinde tasarımların geliştirilmesini desteklemek için TSMC, EDA tedarikçileriyle üç ana tasarım akışı girişiminde işbirliği yaptı:
Bunlardan ilki, gelişmiş termal analiz için kaba taneli artı ince taneli yöntemlerin kullanımını içerir.

İkincisi, TSMC ve EDA devleri de hiyerarşik statik zamanlama analizi üzerinde işbirliği yapıyor.Çok köşeli veri analizinin karmaşıklığını azaltmak için tek bir kalıbın soyut bir modelle temsil edilmesine izin verin.

Son olarak, TSMC ve EDA devi, ön uç tasarım bölümü aptal kızla da işbirliği yaptı.2 Karmaşık sistemlerin ön uç tasarım bölümünün hızlandırılmasına yardımcı olmak için TSMC, "3Dblox" adlı bir program da uyguladı.

TSMC'ye göre, şirketin planının amacı, tüm fiziksel paketleme sistemini modüler bileşenlere ayırmak ve ardından bunları entegre etmektir.Gösterildiği gibi, programın modül kategorileri şunlardır: tümsekler/bağlar, geçişler, kapaklar, aracılar ve kalıp.
Bu program ile bu modüller herhangi bir SoIC, CoWoS veya InFO paketleme teknolojisine entegre edilecektir.
TSMC'nin 3D Yapı tasarımlarının çeşitli EDA araçlarını kullanmasını sağlamak için çalışıyor olması - yani, fiziksel tasarımı tamamlamak için bir EDA satıcı aracı kullanmak ve (potansiyel olarak) Zamanlama Analizini, Sinyali desteklemek için farklı bir EDA satıcı ürünü kullanmak. Bütünlük/Güç Bütünlük Analizi, Termal Analiz.
3Dblox, TSMC'nin EDA satıcı veri modelleri ve biçimleri arasında birlikte çalışabilirliği yönlendirmesiyle, SoC'ler için "referans akışları" kavramını bir sonraki düzeye taşımış görünüyor.3Dblox'un genel akış özelliği, 2022'nin 3. çeyreğinde kullanıma sunulacaktır. (Ön adımlar, yani InFO'da yeniden dağıtım sinyallerinin otomatik olarak yönlendirilmesi, piyasaya sürülecek ilk özellik olacaktır.)
Açıkça, 2.5D ve 3D konfigürasyonlarda beklenen büyüme nedeniyle TSMC, gelişmiş paketleme teknolojisi geliştirmeye ve (özellikle) yeni üretim tesislerine büyük yatırım yapıyor.HBM2/2e'den HBM3 bellek yığınına geçiş, CoWoS 2.5 teknolojisini kullanan sistem tasarımlarına önemli performans avantajları getirecektir.Mobil platform müşterileri, InFO'nun çok çipli tasarımlarının çeşitliliğini artıracak.3D ve 2.5D teknolojilerini birleştiren karmaşık 3DFabric tasarımlarının benimsenmesi de kuşkusuz artacak ve TSMC'nin sistem bölümlemeyi hızlandırmak için tasarım öğelerini "modülerleştirme" çabalarından ve çok çeşitli EDA araçlarının/akışlarının kullanılmasını sağlama çabalarından yararlanacaktır..
Paketleme Teknolojisinin Temelleri
TSMC'nin tanımına göre, CoW (chip-on-gofre) ve WoW (wafer-on-gofer) gibi ön uç yonga istifleme teknolojileri topluca "SoIC", yani Entegre Yongalar Sistemi olarak adlandırılır.Bu teknolojilerin amacı, arka uç entegrasyon seçeneklerinde görülen "tümsekleri" kullanmadan silikon yongaları bir araya toplamaktır.Burada, SoIC tasarımı aslında silikonun tek bir silikon parçasıymış gibi silikonun üzerine yerleştirilebilmesi için yapıştırma arayüzünü yaratıyor.
TSMC'nin resmi tanıtımına göre, şirketin SoIC hizmet platformu, çip üzerinde sistemden (SoC) bölünmüş küçük çiplerin yeniden entegrasyonu için yenilikçi ön uç 3D çipler arası istifleme teknolojisi sağlar.Son entegre çip, sistem performansı açısından orijinal SoC'den daha iyi performans gösterir.Ayrıca diğer sistem işlevlerini entegre etme esnekliği sağlar.TSMC, SoIC hizmet platformunun bulut, ağ oluşturma ve uç uygulamalarda sürekli artan bilgi işlem, bant genişliği ve gecikme gereksinimlerine hitap ettiğini kaydetti.Farklı çip işlevlerini, boyutları ve teknoloji düğümlerini karıştırırken ve eşleştirirken mükemmel tasarım esnekliği sağlayan CoW ve WoW şemalarını destekler.
Spesifik olarak, TSMC'nin SoIC teknolojisi, birden fazla kalıbı "3D yapı taşlarına" (diğer bir deyişle "3D Chipletler") yerleştirmek için çok güçlü bir yöntemdir.
Bugün, SoIC'ler dikey olarak yığılmış yongalar arasında milimetre kare başına yaklaşık 10.000 ara bağlantı kapasitesine sahiptir.Ancak görüş, bunun milimetre kare başına 1 milyon ara bağlantıya yönelik çalışmaları geliştirdiği yönünde.3D-IC meraklıları, bu tür ince ara bağlantılara olanak tanıyan, form faktörünü daha da azaltan, bant genişliği sınırlamalarını ortadan kaldıran, kalıp yığınlarında termal yönetimi basitleştiren ve büyük, oldukça paralel sistemleri bunlara entegre eden bir IC paketleme yöntemi arıyorlardı.
TSMC'ye göre SoIC'nin faydalarından biri de termal performansıdır.Ancak bu SoIC teknolojilerinin dezavantajı, yığılmış tasarımların birbiriyle bağlantılı olarak tasarlanmasıdır.Yine de EMIB gibi mikro çarpma teknolojisi, bir dizi çipi teknik olarak birbirine bağlayabilecek şekilde çalışır.COW ve WOWO gibi SoIC teknolojileri ile tasarım baştan sabitlenir.
Yine de TSMC, SoIC çip istifleme yeteneklerini geliştirmeye hevesli.TSMC'nin planlamasına göre, bu onların geleceğe yönelik entegrasyonu için anahtar bir teknolojidir ve bu, geçmiş aracı veya çip istifleme uygulamasının ötesine geçen bir teknolojidir, çünkü silikon çiplerin herhangi bir mikro tümsek kullanmadan, ancak doğrudan metal tabakasının istiflenmesine izin verir. silikon hizalanır ve silikon çipe bağlanır.
Paketlemede nispeten basit bir başka çözüm, iki silikon çipi bir pakette birbirine bağlamaktır.Tipik olarak, bu, birden fazla bağlantıya sahip yan yana iki silikon gofret ile yapılır.Çoğu kişiye en aşina olan, birbirine bağlı tüm kalıpların altına büyük bir silikon parçası yerleştiren ve izleri PCB paketinden geçirmekten daha hızlı bir yönlendirme yöntemi olan aracı yöntemidir.
Benzer şekilde, başka bir yaklaşım, yalnızca belirli bir kalıbı diğerine bağlamak için PCB'ye bir aracı yerleştirmektir (Intel'in Gömülü Çok Kalıplı Ara Bağlantı Köprüsü veya EMIB dediği budur).
Üçüncüsü doğrudan kalıptan kalıba dikey istiflemedir, ancak iki silikon gofret arasında mikro çarpmaların kullanılması nedeniyle, bu yukarıda bahsedilen SoIC uygulamasından farklıdır - SoIC bağlama kullanır.Yılın ikinci yarısında TSMC ürünlerindeki hemen hemen tüm uygulamalar, mikro darbelere dayanmaktadır, çünkü bu, her çip üretildikten sonra farklı çipler arasında senaryoların daha iyi karıştırılmasına ve eşleşmesine izin verir, ancak SoIC'nin sunduğu yoğunluğu veya güç avantajını elde etmez. .
Bu nedenle buna "segment sonrası" gelişmiş kapsülleme denir.HBM özelliklerine sahip GPU'lar bu şekilde uygulanır.
Birçok HBM özellikli GPU'da, tümü bir aracının üzerine yerleştirilmiş bir GPU kalıbı, birkaç HBM kalıbı bulunur.GPU'lar ve HBM'ler farklı şirketler tarafından yapılır (ve hatta farklı HBM'ler kullanılabilir) ve silikon aracılar başka yerlerde yapılabilir.Bu silikon aracı pasif (mantık içermez, sadece kalıptan kalıba yönlendirme) veya aktif olabilir ve istenirse yongalar arasında daha iyi ağ bağlantıları için tasarlanabilir, ancak bu aracının güç tükettiği anlamına gelir.
TSMC'nin GPU benzeri aracı stratejisine geçmişte CoWoS (alt tabaka üzerinde yonga üzerinde yonga) adı verildi.3DFabric'in bir parçası olarak CoWoS'un artık uygulamaya göre bölünmüş üç çeşidi vardır:

Herkesin aşina olduğu standardın adı CoWoS-S'dir ve burada S, Silicon Interposer anlamına gelir.CoWoS-S'nin sınırlaması, aracının boyutudur, sonlandırma genellikle 65 nm'lik bir üretim sürecine veya benzerine dayanır.Aracılar monolitik silikon levhalar olduğundan, benzer şekilde üretilmeleri gerekir ve yonga çağına geçtiğimizde müşteriler daha büyük ve daha büyük ayırıcılar talep ediyor, bu da TSMC'nin bunları üretebilmesi (ve yüksek verim sağlaması) gerektiği anlamına geliyor.
Geleneksel yongalar, makine içindeki temel bir sınırlama olan nişangâhın boyutuyla, tek bir örnek üzerine "basılabilen" bir katmanın boyutuyla sınırlıdır.Retikül boyutlu ürünleri etkinleştirmek için TSMC, bu ürünleri daha büyük hale getirmek için çok retikül boyutlu aracı teknolojisi geliştiriyor.TSMC'nin kendi yol haritasına dayanarak, 2023'teki CoWoS uygulamalarının retikülden yaklaşık dört kat daha büyük olmasını ve ürün başına 3000 mm2'den fazla aktif mantık silikonuna izin vermesini bekliyoruz.
InFO paketi, çipin standart SoC kat planının ötesinde ek bağlantılar eklemek için "yavaşlamasına" izin verir.Bu, yonga mantık alanı küçük olsa da, gerekli tüm pin-out bağlantılarını barındırmak için yonganın mantık devresinden daha büyük olduğu anlamına gelir.TSMC uzun yıllardır InFO'yu sunuyor, ancak 3DFabric'in desteğiyle artık paket içi bağlantıyla ilgili farklı InFO türleri sunacak.
TMSC'nin paketleme teknolojisi de aynı üründe birleştirilebilir.Hem ön uç (SoIC) hem de arka uç (InFO) paketleme uygulayarak yeni ürün kategorileri üretilebilir.Şirket şöyle bir maket yaptı:

Görünüşe göre TSMC, önümüzdeki yıllarda müşterilerine daha fazla paketleme seçeneği sunacak.Bu alandaki ana rakipleri, EMIB ve Foveros teknolojilerini bazı mevcut ürünlerde ve bazı yeni ürünlerde uygulayabilen Intel gibi görünüyor.TSMC, daha fazla proje ve müşteriyle çalışmaktan fayda sağlayacaktır.